원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019990017844 | 9 | 3 | <ANY>제2의 플레이트는 ; 제2의 기판과, 상기 제2의 기판의 길이방향으로 실질적으로 뻗는 복수의 차폐리브로 구성되어 있고, 복수의 차폐리브가 복수의 채널을 형성하도록 두개의 인접하는 차폐리브가 제2의 기판상에 채널을 형성하며, 적어도 하나의 발광성합성물층은 적어도</ANY> <COMPONENT>상기 채널</COMPONENT><RELATION_79>에 배치되고</RELATION_79>, | 독립항-공개공보 | 가공데이터 |
| 1019990017844 | 9 | 4 | <ANY>상기 dc플라즈마 디스플레이 패널은 제1의 플레이트와 제2의 플레이트를 결합하므로서 형성되고, 제2의 플레이트의 제2의 기판상의 차폐리브는 제1의 플레이트의 제1의 기판상의 유전체층과 실질적으로 근접 접촉하며, 차폐리브에 의해 형성된 상기 채널은 실질적으로 상기 브리지 양극과 평행하게 뻗어 있고 제1의 플레이트상의 상기 음극과 실질적으로 교차하며, 상기 채널이 실질적으로 브리지 양극열과 나란히 배치되고, 디스플레이셀은 채널이 음극열과 교차하는 근접하는 위치에 dc플라즈마 디스플레이 패널에 형성되며,</ANY> <COMPONENT>디스플레이셀의 매트릭스</COMPONENT><RELATION_9>를 생성하는</RELATION_9> 것<RELATION_SEP>을 포함하는</RELATION_SEP> <PATENT_ITEM>dc플라즈마 디스플레이 패널</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019990018104 | 1 | 1 | <ANY>중심축을 중심으로 일정간격으로 다수개의 제1홈</ANY><RELATION_61>이 구비되는</RELATION_61> <COMPONENT>원판형의 회전체</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019990018104 | 1 | 2 | <ANY>상기 회전체에 구비된 제1홈에 수직</ANY><RELATION_133>으로 삽입되는</RELATION_133> <COMPONENT>제1영구자석</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019990018104 | 1 | 3 | <ANY>상기 회전체의 외주면에 근접하도록 설치되며, 회전체의 외주면</ANY><RELATION_431103>을 향하도록 수평으로 제2홈이 형성되는</RELATION_431103> <COMPONENT>고정자</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019990018104 | 1 | 4 | <ANY>상기 고정자의 제2홈</ANY><RELATION_14494>에 삽설되는</RELATION_14494> <COMPONENT>제2영구자석</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019990018104 | 1 | 5 | <ANY>그리고 상기 회전체의 하부면에 벨트 또는 기어에 의해 접속되어</ANY> <COMPONENT>회전체</COMPONENT><RELATION_624434>를 일정 방향으로 회전시키는</RELATION_624434> 직류모터<RELATION_SEP>로 구성되는</RELATION_SEP> <PATENT_ITEM>원판형 회전체의 회전력을 증폭시키는 장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 9 | 1 | <ANY>채널영역, 소스영역 및 드레인영역으로 이루어지는 반도체박막과, 층간절연막과, 게이트절연막과, 바텀게이트형이라면 층간절연막에 톱게이트형이라면 이것에 가하여 게이트절연막에 형성된 콘택트홀을 통하여 반도체박막에 접속되는 소스전극 및 드레인전극</ANY><RELATION_431322>을 가지는, 기판 상에 형성된</RELATION_431322> <PATENT_ITEM>박막트랜지스터</PATENT_ITEM>로서, | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 9 | 2 | <ANY>상기 반도체박막의 소스전극 및 드레인전극과 접속하기 위한 콘택트홀이 형성되는 영역의 반도체박막을 채널영역보다도 두껍게 형성한</ANY> <COMPONENT>비채널영역 두께증가(增厚)형성 반도체부</COMPONENT><RELATION_501>를 가지고 있는</RELATION_501> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>박막트랜지스터</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 29 | 1 | <ANY>채널 영역, 소스영역 및 드레인영역으로 이루어지는 반도체 박막과, 층간 절연막과, 게이트전극과, 게이트절연막과, 바텀게이트형이라면 층간절연막에 톱게이트형이라면 이것에 가하여 게이트절연막에 형성된 콘택트홀을 통하여 반도체박막에 접속되는 소스전극 및 드레인전극</ANY><RELATION_431322>을 가지는, 기판 상에 형성된</RELATION_431322> <PATENT_ITEM>박막트랜지스터</PATENT_ITEM>로서, | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 29 | 2 | <ANY>상기 반도체박막의 소스전극 및 드레인전극과 접속하기 위한 콘택트홀이 형성되는 영역의 반도체박막과 소스전극 및 드레인전극</ANY> <COMPONENT>사이에 실리사이드층</COMPONENT><RELATION_501>을 가지고 있는</RELATION_501> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>박막트랜지스터</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 35 | 1 | <ANY>채널영역, 소스영역 및 드레인영역으로 이루어지는 반도체박막과, 층간절연막과, 게이트전극과, 게이트절연막과, 층간절연막과 게이트절연막에 형성된 콘택트홀을 통하여 반도체 박막에 접속되는 소스전극 및 드레인전극을 가지는, 기판 상에 형성된 그리고 또 ldd구조</ANY><RELATION_15>를 가지는</RELATION_15> <PATENT_ITEM>박막트랜지스터</PATENT_ITEM>로서, | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 35 | 2 | <ANY>상기 반도체박막의 소스전극 및 드레인전극과 접속하기 위한 콘택트홀이 형성되는 영역의 반도체박막과 소스전극 및 드레인전극</ANY> <COMPONENT>사이에 실리사이드층</COMPONENT><RELATION_25>을 가지고</RELATION_25>, | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 35 | 3 | <ANY>상기 게이트전극은 다층구조이며, 그 최하층은 상기 실리사이드층을 구성하는 금속과 동일한 금속층으로 이루어지고, 그 상부층은 상기 하층의 금속층보다도 소스영역측 또는 드레인영역측의 적어도 한쪽으로 끌어들인</ANY> <COMPONENT>형상의 금속층</COMPONENT><RELATION_19>으로 이루어지는</RELATION_19> 마스크 겸용 다층게이트전극이며, | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 35 | 4 | <ANY>상기 반도체박막은,</ANY> <COMPONENT>상기 마스크 겸용 다층 게이트전극의 차폐능력</COMPONENT><RELATION_145>에 대응한</RELATION_145> 주입 불순물이온 농도분포의 ldd구조의 마스크 겸용 다층 게이트전극 대응 ldd구조박막인 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>박막트랜지스터</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 38 | 1 | <ANY>채널영역, 소스영역 및 드레인영역으로 이루어지는 반도체박막과, 층간절연막과, 게이트전극과, 게이트절연막과, 층간절연막과 게이트절연막에 형성된 콘택트홀을 통하여 반도체박막에 접속되는 소스전극 및 드레인전극을 가지는, 기판 상에 형성된 그리고 또 ldd 구조</ANY><RELATION_15>를 가지는</RELATION_15> <PATENT_ITEM>박막트랜지스터</PATENT_ITEM>로서, | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 38 | 2 | <ANY>상기 반도체박막의 소스전극 및 드레인전극과 접속하기 위한 콘택트홀이 형성되는 영역의 반도체박막과 소스전극 및 드레인전극</ANY> <COMPONENT>사이에 실리사이드층</COMPONENT><RELATION_25>을 가지고</RELATION_25>, | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 38 | 3 | <ANY>상기 게이트전극은 다층구조이며, 그 최하층은 상기 실리사이드층을 구성하는 금속과 동일한 금속층으로 이루어지고, 그 상부층은 상기 하층의 금속층보다도 소스영역측 또는 드레인영역측의 적어도 한쪽으로 비어져 나온</ANY> <COMPONENT>실리사이드층</COMPONENT><RELATION_5679>을 가지고 이루어지는</RELATION_5679> 마스크 겸용 다층게이트전극이며, | 독립항-공개공보 | 가공데이터 |
| 1019990018653 | 38 | 4 | <ANY>상기</ANY> <COMPONENT>반도체박막은 상기 마스크 겸용 다층게이트전극의 차폐능력</COMPONENT><RELATION_145>에 대응한</RELATION_145> 주입불순물이온 농도분포의 ldd구조의 마스크 겸용 다층게이트전극 대응 ldd구조 박막인 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>박막트랜지스터</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019990020566 | 20 | 1 | <ANY>지지 구조체의 리셉터클 내</ANY><RELATION_3872>로 삽입 가능한</RELATION_3872> <COMPONENT>프레임</COMPONENT>과, | 독립항-공개공보 | 가공데이터 |