원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019870005097 | 9 | 9 | <COMPONENT>e)전자레인지 도어</COMPONENT>에<RELATION_399913>는 1차, 2차 작동구가 부착되고</RELATION_399913> 이 중의 1차 작동구에는 걸림턱이 형성됨<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>전자레인지의 인터록 스위치 장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019870005447 | 1 | 1 | <ANY>디지탈신호 전송시스템</ANY><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019870005447 | 1 | 2 | <ANY>(1) 각각이 시분할 다중화되는 디지탈 데이터 신호</ANY><RELATION_10>를 출력하는</RELATION_10> <COMPONENT>다수의 디지탈 신호 재생기</COMPONENT>와 | 독립항-공개공보 | 가공데이터 |
| 1019870005447 | 1 | 3 | <ANY>(2) 프레임 동기신호, 서비스 비트 신호 및 멀티프레임에서 각 슬롯 데이터 비트마다 디지탈 데이터 신호가 배열된 다수의 슬롯 데이터 비트를 포함하는 블록 데이터 신호를 발생하기 위해 프레임 동기 신호, 서비스 비트 신호 및 다수의 디지탈 신호 재생기의 출력 신호를 수신하기 위해 접속된 디지탈 데이터 신호 멀티를렉서를 구비하며, 상기 서비스 비트 신호는 상기 다수의 데이터 신호의 각각 함께 전송이 되는</ANY> <COMPONENT>슬롯 데이터와 전송 모드</COMPONENT><RELATION_113>를 나타내며</RELATION_113> | 독립항-공개공보 | 가공데이터 |
| 1019870005447 | 1 | 4 | <ANY>(3) 상기 디지탈 데이터 신호 멀티플렉서의 출력을 변조시켜 전송 라인을 통해 전송하기 위한</ANY> <COMPONENT>수단</COMPONENT><RELATION_6>을 구비하는</RELATION_6> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>디지탈 신호 전송 시스템</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 23 | 1 | <ANY>패들(padd1e); 상기 패들 근처에서 발생하여 두개의 병렬로</ANY>된 <COMPONENT>열들의 핀들로 끝나는 다수의 리이드들</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 23 | 2 | <ANY>상기 각각의 열들의 핀들 근처에서 병렬로 상기 리이드들</ANY><RELATION_400012>에 완전하게 연결된</RELATION_400012> <COMPONENT>제1댐바와 제2댐바</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 23 | 3 | <ANY>상기 댐바들의 끝 부분들이 정상적</ANY><RELATION_3066>으로 각각 연결되어 있는</RELATION_3066> <COMPONENT>제1과 제2병렬 레일들</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 23 | 4 | <ANY>각각의 댐바들과 상기 댐바들과 가장 가까운 상기 패들 각각의 반대편 측면들에 완전하게 연결되어, 리이드들 사이</ANY><RELATION_400010>에 자리잡고 있는</RELATION_400010> <COMPONENT>제1과 제2패들 지지 바</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 23 | 5 | <ANY>및 상기 패들 근처에서 발생하여</ANY> <COMPONENT>상기 레일들의 하나</COMPONENT><RELATION_625246>와 완전하게 연결되어 있는 부가적인</RELATION_625246> 리이드<RELATION_SEP>로 구성된</RELATION_SEP> <PATENT_ITEM>pdip 집적 회로 패케이지용 리이드프레임</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 25 | 1 | <ANY>입력회로, 출력 풀 다운 트랜지스터를 지닌 출력 회로 및 dc 밀러 킬러 회로를 갖는 집적회로 출력버퍼</ANY><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 25 | 2 | <ANY>상기 dc 밀러 킬러 회로가 상기 출력 풀 다룬 트랜지스터의 밀러(miller)용량을 통하여 결합된 전하</ANY><RELATION_1138>를 방전시키는</RELATION_1138> <COMPONENT>제1트랜지스터</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 25 | 3 | <ANY>상기 제1트랜지스터의 컬렉터와 상기 출력 풀 다운 트랜지스터의 베이스에 연결되어, 상기 출력 풀 다운 트랜지스터의 방전율을 제한하도록 선택된 값</ANY><RELATION_5>을 갖는</RELATION_5> <COMPONENT>제1저항</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 25 | 4 | <ANY>출력 이네이블 신호에 응답하여 상기 제1트랜지스터</ANY><RELATION_298>를 스위칭하는</RELATION_298> <COMPONENT>제2트랜지스터</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 25 | 5 | <ANY>상기 제2트랜지스터의 컬렉터와 상기 제1트랜지스터의 베이스에 연결되여 상기 제1트랜지스터의 턴 온을 지연시키는 수</ANY><RELATION_20292>를 갖도록 선택된</RELATION_20292> <COMPONENT>최소한 하나의 다이오드</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 25 | 6 | <ANY>및 상기 제1트랜지스터의 베이스로부터 축적된 전하를 방전시키기위하여,</ANY> <COMPONENT>상기 제1트랜지스터의 베이스와 접지사이에서 직렬</COMPONENT><RELATION_12>로 연결된</RELATION_12> 저항과 다이오드<RELATION_SEP>를 포함하는</RELATION_SEP> <PATENT_ITEM>선택적인 방전경로로 구성된 집적회로 출력 버퍼</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 1 | 1 | <ANY>주어진 형태의 제1전력 레일</ANY><RELATION_5>을 갖는</RELATION_5> <COMPONENT>제1디바이스단</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 1 | 2 | <ANY>상기 제1전력 레일과 동일한 형태이며 상기 제1전력레일로부터 격리된 제2전력 레일</ANY><RELATION_5>을 갖는</RELATION_5> <COMPONENT>제2디바이스 단</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 1 | 3 | <ANY>상기 제1전략 레일에 연결된 하나의 끝 부분</ANY><RELATION_5>을 갖는</RELATION_5> <COMPONENT>제1리이드</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019870005653 | 1 | 4 | <ANY>상기 제2전력 레일에 연결된 하나의 끝 부분</ANY><RELATION_5>을 갖는</RELATION_5> <COMPONENT>제2리이드</COMPONENT> | 독립항-공개공보 | 가공데이터 |