원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019910007471 | 10 | 3 | <ANY>상기 필름(120)의 상기 제2면</ANY><RELATION_96>에 부착된</RELATION_96> <COMPONENT>제2의 다수의 전도성 소자(124)</COMPONENT>와 | 독립항-공개공보 | 가공데이터 |
| 1019910007471 | 10 | 4 | <ANY>상기 제1 및 제2의 다수의 전도성 소자(122 및 124)의 각각을 종단하는 다수의 내측 및 외측리이드(126 및 128)로서, 상기 다수의 내측리이드(126)는 상기 제1의 전도성 소자(122)와 대체로</ANY> <COMPONENT>동평면 상</COMPONENT><RELATION_403698>에 정렬되게 하고</RELATION_403698> 상기 다수의 외측리이드(128)는 상기 제2다수의 전도성 소자(124)와 대체로 동평면 상에 정렬되게 한 상기 다수의 내측 및 외측리이드(126 및 128)<RELATION_SEP>를 포함하는</RELATION_SEP> <PATENT_ITEM>장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910007471 | 1 | 1 | <ANY>근접 이격된 다수의 전도체를 가진 디바이스에 대한 인터페이스를 제공하는</ANY> <PATENT_ITEM>장치(100)</PATENT_ITEM>로서, 제1면(102a) 및 제2면(102b)을 가지며, 절연물<RELATION_21>을 제공하는</RELATION_21> <COMPONENT>제1유전체 수단(102)</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019910007471 | 1 | 2 | <ANY>상기 제1유전체 수단(102)의 상기 제2면(102b)에 접속되며 전기적 결합물</ANY><RELATION_21>을 제공하는</RELATION_21> <COMPONENT>제1신호리이드 수단(104)</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019910007471 | 1 | 3 | <ANY>상기 제1유전체 수단(102)의 상기 제1면(102a)에 결합되며 전기적 인터페이스를 감소시키는 제1신호 인터페이스 최소화 수단(105)으로서, 상기 제1유전체 수단(102)을 통과하지 않으며 전기적 결합물을 제공하는</ANY> <COMPONENT>제1신호 인터페이스 최소화 리이드수단(106)</COMPONENT><RELATION_3>을 포함하는</RELATION_3> 상기 제1신호 인터페이스 최소화 수단(105)<RELATION_SEP>을 포함하는</RELATION_SEP> <PATENT_ITEM>장치(100)</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910007564 | 36 | 1 | <ANY>한쪽 도전성 타입기판을 가지는 반도체 재료의 얇은 칩, 기판의 한표면 위에 드러난 반대쪽 도전 타입의 반도체 재료의 가볍게 도핑된층, 주어진 깊이로 반도체 재료의 상기 층 반대쪽 표면내로 연장하는 한쪽 도전성의 일정공간을 둔 복수의 베이스 영역들, 각표면채널 영역들을 한정하는 일정 공간을 둔 복수의 베이스 영역들, 각표면채널 영역들을 한정하는 일정 공간을 둔 복수의 베이스 영역들의 각각에 형성된 반대쪽 도전타입의 복수의 소오스 영역들, 채널 영역들위에 드러난 게이트 격리층, 상기 게이트 격리층 위에 드러난 도전 게이트 층, 복수의 소오스영역들에 연결된 첫번째 메인전극, 상기 베이스 영역들의 깊이보다 크게 반대표면으로 부터 연장하는 반대 도전 캐리어들의 증가된 농도를 가지는 공간</ANY><RELATION_3198>을 둔</RELATION_3198> <COMPONENT>베이스들 사이의 영역들</COMPONENT> 및 | 독립항-공개공보 | 가공데이터 |
| 1019910007564 | 36 | 2 | <ANY>전체깊이 위에 걸쳐있는 층의 나머지 영역보다 큰 상기 증가된 농도를 포함하여, mos 계이트 제어</ANY> <COMPONENT>특성들과 쌍극성 디바이스 순방향전류 수행 특성들</COMPONENT><RELATION_15>을 가지는</RELATION_15> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>파워 트랜지스터 디바이스</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910007564 | 1 | 1 | <ANY>mos 게이트 콘트롤 특성과 쌍극성 디바이스 순방향 전류를 수행하는 특성을 가지면서, 한 도전성 타입의 기판을 가지는 반도체 재료의 얇은 칩과, 상기기판의 한 표면 위에 드러난 반대 도전성 타입의 반도체 재료의 가볍게 도핑된 층과, 주어진 깊이로 반도체 재료의 상기층의 반대표면으로 연장하는 상기 한 도전성 타입의 거리를 둔 복수의 베이스 영역들, 각각의 표면 채널 영역들을 한정하고 일정 거리를 둔 복수의 베이스 영역들의 각각에 형성된 상기 반대 도전성 타입의 복수 소오스 영역들, 상기 채널영역들 위에 드러난 게이트격리층, 게이트 격리층 위에 드러난 도전성 게이트 층, 기판에 연결된 두 번째 메인전극과 복수의 소오스 영역들에 연결되는 첫번째 메인 전극, 베이스 영역들의 깊이보다 더큰 깊이로 반대표면으로 부터 연장하는 반대 도전성 타입의 캐리어들의 증가된 농도를 가지는 거리</ANY><RELATION_3198>를 둔</RELATION_3198> <COMPONENT>베이스 영역들 사이의 영역들</COMPONENT> 및 | 독립항-공개공보 | 가공데이터 |
| 1019910007564 | 1 | 2 | <ANY>전체 깊이 위에 반도체 재료의 상기층의 나머지 영역보다 더 큰 상기 증가된</ANY> <COMPONENT>농도</COMPONENT><RELATION_15>를 가지는</RELATION_15> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>파워트랜지스터 디바이스</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910007564 | 18 | 1 | <ANY>기판을 가지고 있는 반도체 재료의 얇은 칩 및 기판의 표면위에 드러난 한도전 타입의 반도체 재료의 가볍게 도핑된 층, 주어진 깊이로 반도체 재료의 상기 반대표면으로 연장하는 반대도전성 타입의 거리를 둔 복수의 베이스 영역들 각각의 표면 채널영역들을 한정하고 일정공간을 둔 복수의 베이스 영역들의 각각에 형성된 한쪽도전 타입의 복수 소오스 영역들, 채널 영역들 위에 드러난 게이트 격리층, 게이트 격리층 위에 드러난 도전성 게이트층, 상기 기판에 연결된 드레인전극과 복수의 소오스 영역들</ANY><RELATION_12>에 연결되는</RELATION_12> <COMPONENT>소오스전극</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910007564 | 18 | 2 | <ANY>반도체 재료층의 농도값인 일정 공간을 둔 베이스 영역들 사이에 도핑 농도를 사용할 때 높은 효율의 기생 jfet를 형성하도록 매우 가까운 거리를 가지는 일정 공간</ANY><RELATION_3198>을 둔</RELATION_3198> <COMPONENT>베이스영역들</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910007564 | 18 | 3 | <ANY>층의 나머지 영역보다 큰 도전성을 가지고 베이스 영역들의 깊이보다 깊은층을 표면으로부터 연장하는 한쪽 도전타입의 캐리어들의 증가된 농도를 가지는 상기 일정 공간을 둔</ANY> <COMPONENT>베이스 영역들 사이의 영여들</COMPONENT><RELATION_15>을 가지는</RELATION_15> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>파워 트랜지스터 디바이스</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910007635 | 1 | 1 | <COMPONENT>화소데이타를 리드 또는 라이트 하기 위한 저장수단</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910007635 | 1 | 2 | <ANY>상기 저장수단으로 부터의 데이타를 입력하여 3×3윈도우 내의 중앙 화소에 인접하는 이웃 화소들을 시계방향으로 90도씩 회전시키면서 잡음 제거 및 세선화</ANY><RELATION_18>를 수행하는</RELATION_18> <COMPONENT>전처리 수단</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910007635 | 1 | 3 | <ANY>및 상기 저장수단과 전처리수단에 적절한 클럭을 발생하기 위한</ANY> <COMPONENT>제어수단</COMPONENT><RELATION_6>을 구비한</RELATION_6> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>이진 영상 전처리 회로</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910007859 | 1 | 1 | <ANY>수납부와 이 수납부측면의 포킷부를 포함하며, 이들 수납부와 포킷부사이에 공극</ANY><RELATION_1244>을 형성하고 있는</RELATION_1244> <COMPONENT>몰드수지 케이싱</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019910007859 | 1 | 2 | <ANY>이 몰드수지케이싱의 수납부내</ANY><RELATION_926>에 수납되는</RELATION_926> <COMPONENT>코일어셈블리</COMPONENT>와 | 독립항-공개공보 | 가공데이터 |
| 1019910007859 | 1 | 3 | <ANY>상기 몰드수지케이싱의 포킷부에 배치도고, 상기 코일어셈블리를 제어하는 제어회로유닛과, 상기 코일어셈블리가 감겨있으며 상기 몰드수지케이싱외부로 일각(一脚)</ANY><RELATION_793>이 노출된</RELATION_793> <COMPONENT>철심</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019910007859 | 1 | 4 | <ANY>상기 포킷부내로 뻗어서 상기 제어회로유닛과 열접촉하며 상기 노출된 철심의 일각에 일단이 고착된</ANY> <COMPONENT>히트싱크</COMPONENT><RELATION_27>로 구성된</RELATION_27> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>내연기관점화코일장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910007859 | 5 | 1 | <ANY>수납부가 내부</ANY><RELATION_106>에 형성되어 있는</RELATION_106> <COMPONENT>몰드수지케이싱</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |