원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019910021973 | 1 | 4 | <ANY>및 상기 유전체막상에 형성된</ANY> <COMPONENT>플레이트전극</COMPONENT><RELATION_6>을 구비한</RELATION_6> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 메모리장치의 캐패시터</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 14 | 1 | <ANY>하나의 스위칭 트랜지스터와 하나의 캐패시터로 이루어진 고집적 메모리셀 구조를 갖춘 반도체 메모리장치의 제조방법</ANY><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 14 | 2 | <ANY>상기 캐패시터를 형성하는 공정은, 반도체기판에 상기 스위칭 트랜지스터</ANY><RELATION_20>를 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 14 | 3 | <ANY>결과물 전면에 절연막을 퇴적하고 상기 스위칭 트랜지스터의 소오스영역의 일부가 노출되도록 상기 절연막에 콘택홀</ANY> <RELATION_622759>을 형성하는</RELATION_622759> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 14 | 4 | <ANY>결과물 전면에 도전물질을 퇴적한 후 패터닝하여 제 1 스토리지전극패턴</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 14 | 5 | <ANY>결과물 전면에 절연층을 퇴적한 후 역액티브영역패턴</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 14 | 6 | <ANY>결과물 전면에 도전물질을 퇴적한 후 전면에치백공정을 행하고 상기 절연층을 제거하여 제 2 스토리지전극</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 14 | 7 | <ANY>결과물의 전표면에 유전체막</ANY><RELATION_4364>을 퇴적하는</RELATION_4364> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 14 | 8 | <ANY>및 상기 유전체막의 표면에 도전물질을 퇴적하여</ANY> <COMPONENT>플레이트전극</COMPONENT><RELATION_400629>을 형성하는 공정으로 이루어진</RELATION_400629> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 메모리장치의 캐패시터에 의해 달성된다</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 20 | 1 | <ANY>하나의 스위칭트랜지스터와 하나의 캐패시터로 이루어진 고집적 메모리셀 구조를 갖춘 반도체메모리장치의 제조방법</ANY><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 20 | 2 | <ANY>상기 캐패시터를 형성하는 공정은, 반도체 기판에 상기 스위칭 트랜지스터</ANY><RELATION_20>를 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 20 | 3 | <ANY>결과물 전면에 절연막을 퇴적하고 상기 스위칭 트랜지스터의 소오스영역의 일부가 노출되도록 상기 절연막에 콘택홀</ANY> <RELATION_622759>을 형성하는</RELATION_622759> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 20 | 4 | <ANY>결과물 전면에 도전물질을 퇴적한 후 패너팅하여 제 1 스토리지전극패턴</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 20 | 5 | <ANY>결과물 전면을 절연층을 퇴적한 후 역액티브영역패턴</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 20 | 6 | <ANY>결과물 전면에 도전물질을 퇴적한 후 이 도전물질층의 수직측벽에 스페이서</ANY><RELATION_20>를 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 20 | 7 | <ANY>결과물 전면에 도전물질을 퇴적한 후 전면에치백공정을 행하고 나서 상기 절연층과 상기 스페이서를 제거하여 제 2 스토리지전극</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 20 | 8 | <ANY>결과물의 전표면에 유전체막</ANY><RELATION_4364>을 퇴적하는</RELATION_4364> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 20 | 9 | <ANY>및 상기 유전체막의 표면에 도전물질을 퇴적하여</ANY> <COMPONENT>플레이트전극</COMPONENT><RELATION_400629>을 형성하는 공정으로 이루어진</RELATION_400629> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 메모리장치의 캐패시터</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 4 | 1 | <ANY>하나의 스위칭 트랜지스터와 하나의 캐패시터로 이루어진 고집적 메모리셀 구조를 갖춘 반도체 메모리장치의 제조방법</ANY><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019910021973 | 4 | 2 | <ANY>상기 캐패시터를 형성하는 공정은, 반도체기판에 상기 스위칭 트랜지스터</ANY><RELATION_20>를 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT> | 독립항-공개공보 | 가공데이터 |