원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019970001569 | 4 | 2 | <ANY>상기 반도체기판의 표면상에 마련된 제1층째의 패시베이션막의 도전율 1 과 상기 제1층째의 패시베이션 막의 표면상</ANY><RELATION_123>에 마련된</RELATION_123> <COMPONENT>제2층째의 패시베이션막의 도전률 2 는 식 2</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 4 | 3 | <COMPONENT>0.05≤ 2 / 1 ≤10 (2)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 4 | 4 | <RELATION_1463>를 만족시키고,</RELATION_1463> 상기 반도체장치의 최대 정격 전압은 8kv 이상인 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 1 | 1 | <ANY>주면 및 대향하는 면을 갖고 적어도 1개의 p-n접합이 기판의 측면에 부분적으로 노출된 반도체기판과 상기 반도체기판의 측면에 2층 이상의 패시베이션막이 도포된 패시베이션의 적층구조를 갖는</ANY> <PATENT_ITEM>반도체장치</PATENT_ITEM><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 1 | 2 | <ANY>상기 반도체기판의 표면상에 마련된 제1층째의 패시베이션막과 상기 제1층째의 패시베이션막의 표면상에 마련된 제2층째의 패시베이션막 사이의 계면 근방</ANY><RELATION_43946>으로 유기된</RELATION_43946> <COMPONENT>계면분극 전하 qr(coulomb/㎠)는 식 1</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 1 | 3 | <COMPONENT>1.602×1- -8 ≥｜qr｜ (1)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 1 | 4 | <ANY>로 나타내어지는</ANY> <COMPONENT>관계</COMPONENT><RELATION_97>에 있는</RELATION_97> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 7 | 1 | <ANY>주면 및 대향하는 면을 갖고 적어도 1개의 p-n접합이 기판의 측면에 부분적으로 노출된 반도체기판과 상기 반도체기판의 측면에 2층 이상의 패시베이션막이 도포된 패시베이션의 적층구조를 갖는 반도체장치</ANY><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 7 | 2 | <ANY>상기 반도체기판의 표면상에 마련된 제1층째의 패시베이션막과 상기 제2층째의 패시베이션막의 사이에 계면 근방</ANY><RELATION_43946>으로 유기된</RELATION_43946> <COMPONENT>계면분극 전하 qr(coulomb/㎠)는 식 1</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 7 | 3 | <COMPONENT>1.602×1- -8 ≥｜qr｜ (1)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 7 | 4 | <RELATION_1463>을 만족시키고</RELATION_1463>, <COMPONENT>상기 제1층째의 패시베이션 막의 도전율 1 과 상기 제2층째의 패시베이션막의 도전율 2 는 식2</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 7 | 5 | <COMPONENT>0.05≤ 2 / 1 ≤10 (2)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 7 | 6 | <RELATION_1463>를 만족시키고,</RELATION_1463> 상기 반도체장치의 n형 베이스층의 두께는 100㎛ 이상, 5000㎛이하이며, 상기 반도체 장치의 최대 정격 전압은 6kv 이상인 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 3 | 1 | <ANY>주면 및 대향하는 면을 갖고 적어도 1개의 p-n접합이 기판의 측면에 부분적으로 노출된 반도체기판과 상기 반도체기판의 측면에 2층 이상의 패시베이션막이 도포된 패시베이션의 적층구조를 갖는</ANY> <PATENT_ITEM>반도체장치</PATENT_ITEM><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 3 | 2 | <ANY>상기 반도체기판의 표면상에 마련된 제1층째의 패시베이션막과 상기 제1층째의 패시베이션막의 표면상에 마련된 제2층째의 패시베이션막 사이의 계면 근방</ANY><RELATION_43946>으로 유기된</RELATION_43946> <COMPONENT>계면분극 전하 qr(coulomb/㎠)는 식 1</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 3 | 3 | <COMPONENT>1.602×1- -6 ≥｜qr｜ (1)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 3 | 4 | <RELATION_1463>을 만족시키고</RELATION_1463>, <COMPONENT>상기 제1층째의 패시베이션 막의 도전율 1 과 상기 제2층째의 패시베이션막의 도전율 2 는 식2</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 3 | 5 | <COMPONENT>0.05≤ 2 / 1 ≤10 (2)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 3 | 6 | <RELATION_970>를 만족시키는</RELATION_970> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 2 | 1 | <ANY>주면 및 대향하는 면을 갖고 적어도 1개의 p-n접합이 기판의 측면에 부분적으로 노출된 반도체기판과 상기 반도체기판의 측면에 2층 이상의 패시베이션막이 도포된 패시베이션의 적층구조를 갖는</ANY> <PATENT_ITEM>반도체장치</PATENT_ITEM><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |