원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019970001569 | 2 | 2 | <ANY>상기 반도체기판의 표면상에 마련된 제1층째의 패시베이션막의 도전율 1 과 상기 제1층째의 패시베이션 막의 표면상</ANY><RELATION_123>에 마련된</RELATION_123> <COMPONENT>제2층째의 패시베이션막의 도전률 2 는 식 2</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 2 | 3 | <COMPONENT>0.05≤ 2 / 1 ≤10 (2)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 2 | 4 | <RELATION_970>을 만족시키는</RELATION_970> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 23 | 1 | <ANY>외부 여기 정류회로, 외부 여기 인버터회로, 외부 여기 시클로컨버터회로 및 주면 및 대향하는 면을 갖고 적어도 1개의 p-n접합이 반도체기판의 측면에 부분적으로 노출된 반도체기판과 상기 반도체기판의 측면에 2층 이상의 패시베이션막이 도포된 패시베이션의 적층구조를 구비한 반도체장치를 사용하느 전압형 인버터 회로를 각각 갖는</ANY> <PATENT_ITEM>파워 컨버터</PATENT_ITEM><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 23 | 2 | <ANY>상기 반도체기판의 n형 베이스층의 두께는 100㎛ 이상, 5000㎛ 이하이며, 상기 반도체기판의 표면상에 마련된 제1층째의 패시베이션막의 도전율 1 과 상기 제1층째의 패시베이션막의 표면상</ANY><RELATION_123>에 마련된</RELATION_123> <COMPONENT>제2층째의 패시베이션막의 도전율 2 는 식 2</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 23 | 3 | <COMPONENT>0.05≤ 2 / 1 ≤10 (2)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 23 | 4 | <RELATION_970>를 만족시키는</RELATION_970> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>파워 컨버터</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 13 | 1 | <ANY>주면 및 대향하는 면을 갖고 적어도 1개의 p-n접합이 측면에 부분적으로 노출된 반도체기판과 상기 반도체기판의 측면에 2층 이상의 패시베이션막이 도포된 패시베이션의 적층구조를 갖는</ANY> <PATENT_ITEM>반도체장치</PATENT_ITEM><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 13 | 2 | <ANY>상기 반도체기판의 표면상에 마련된 제1층째의 패시베이션막은 폴리이미드로 이루어지고, 상기 제1층째의 패시베이션막의 표면상</ANY><RELATION_416749>에 마련된 제2층째의</RELATION_416749> <COMPONENT>패시베이션막은 첨가 반응형 실리콘 화합물로 이루어지고, 상기 제1층째의 패시베이션막의 도전율 1 과 상기 제2층째의 패시베이션막의 도전율 2 는 식2</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 13 | 3 | <COMPONENT>0.05≤ 2 / 1 ≤10 (2)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 13 | 4 | <RELATION_970>을 만족시키는</RELATION_970> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 24 | 1 | <ANY>자기여기 정류회로, 자기여기 인버터회로, 자기여기 시클로컨버터회로 및 주면 및 대향하는 면을 갖고 적어도 1개의 p-n접합이 반도체기판의 측면에 부분적으로 노출된 반도체기판과 상기 반도체기판의 측면에 2층 이상의 패시베이션막이 도포된 패시베이션의 적층구조를 구비한 반도체장치를 사용하느 전압형 인버터 회로를 각각 갖는</ANY> <PATENT_ITEM>파워 컨버터</PATENT_ITEM><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 24 | 2 | <ANY>상기 반도체기판의 n형 베이스층의 두께는 100㎛ 이상, 5000㎛ 이하이며, 상기 반도체기판의 표면상에 마련된 제1층째의 패시베이션막의 도전율 1 과 상기 제1층째의 패시베이션막의 표면상</ANY><RELATION_123>에 마련된</RELATION_123> <COMPONENT>제2층째의 패시베이션막의 도전율 2 는 식 2</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 24 | 3 | <COMPONENT>0.05≤ 2 / 1 ≤10 (2)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019970001569 | 24 | 4 | <RELATION_970>를 만족시키는</RELATION_970> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>파워 컨버터</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019970001669 | 1 | 1 | <ANY>서로 전기적으로 접속 가능한 제1의 불순물 영역(22c;42c)과 제2의 불순물 영역(22d;42d)을 갖는 액세스 트랜지스터(22;42)와 제1의 전극과 유전체 막 구조에 대향한 제2의 전극(22n;43j)과 제1의 전극을 커버하는 유전체 막 구조(23m;43g)</ANY><RELATION_416757>을 갖는 기억 캐패시터(23;43)와</RELATION_416757> | 독립항-공개공보 | 가공데이터 |
| 1019970001669 | 1 | 2 | <ANY>상기 액세스 트랜지스터와 상기 기억 캐패시터 사이에 삽입된 인터-레벨 절연 구조(22;44)를 포함하는</ANY> <COMPONENT>반도체 메모리 셀</COMPONENT><RELATION_2>에 있어서</RELATION_2> | 독립항-공개공보 | 가공데이터 |
| 1019970001669 | 1 | 3 | <ANY>상기 인터-레벨 절연 구조는 제2의 물질로 형성되고 상기 제1의 전극과 접촉을 유지하는 제1의 절연 층(24b;44b)을 갖고, 상기 제2의 물질은 실리콘 질화물을 통해 보다 빠르게 수소를 침투시키고</ANY> <COMPONENT>에칭시 상기 제1의 물질</COMPONENT><RELATION_111>에 대해</RELATION_111> 선택성<RELATION_SEP>을 갖는</RELATION_SEP> <PATENT_ITEM>반도체 메모리 셀</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019970001669 | 6 | 1 | <ANY>a) 서로 전기적으로 접속 가능한 제1의 불순물 영역(22c;42c)과 제2의 불순물 영역(22d;42d)</ANY><RELATION_5>을 갖는</RELATION_5> <COMPONENT>액세스 트랜지스터(22;42)제조 단계</COMPONENT>와 | 독립항-공개공보 | 가공데이터 |
| 1019970001669 | 6 | 2 | <ANY>b) 실리콘 질화물 층을 통해 보다 빠르게 수소를 침투시키고 제1의 물질로 형성된 제1의 절연층(24b;44b)을 갖는 인터-레벨 절연 구조(24;44)로 상기 액세스 트랜지스터</ANY><RELATION_382>를 커버하는</RELATION_382> <COMPONENT>단계</COMPONENT>와 | 독립항-공개공보 | 가공데이터 |