원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019980024614 | 7 | 2 | <ANY>상기 몸체부에서 소정의 길이로 신장되어 격벽 형성용 그루브를 분리하는</ANY> <COMPONENT>분리판</COMPONENT><RELATION_6>을 구비하는</RELATION_6> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>플라즈마 디스플레이 패널용 격벽 제조몰드</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 1 | <ANY>여러개의 워드선과 여러개의 비트선의 교점에 메모리셀이 매트릭스 배치되어 이루어지는 메모리 어레이, 상기 메모리 어레이의 메모리셀을 선택하는 어드레스 선택회로, 외부단자에서 공급되는 클럭신호에 대응한 내부클럭신호를 발생시키는 클럭발생회로 및 상기 내부클럭신호와 동기해서 상기 메모리셀로부터의 리드신호를 출력시키는 입출력회로</ANY><RELATION_12871>를 구비해서 이루어지고</RELATION_12871>, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 2 | <COMPONENT>상기 클럭발생회로</COMPONENT>는 | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 3 | <ANY>제1 및 제2 입력단자에 입력되는 2개의 입력신호를 커플링시키는 임피던스소자가 상기 제1 및 제2 입출력단자 사이에 마련되고, 상기 제1 및 제2 입력단자에 공급되는 입력신호에 따라서 출력신호를 형성하는</ANY> <COMPONENT>여러개의 논리게이트회로</COMPONENT><RELATION_8>를 구비하고</RELATION_8>, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 4 | <ANY>상기 여러개의 논리게이트회로는 제1 신호전달방향과 제2 신호전달방향으로 격자형상</ANY><RELATION_425815>으로 배치가능하게 된</RELATION_425815> <COMPONENT>지연회로</COMPONENT>로서, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 5 | <ANY>제1 신호전달방향에 있어서 제1번째 이외의 제k번째로 되고 제2 신호전달방향에 있어서 제l단째에 배치된 논리게이트회로kl의 상기 제1 입력단자에는 제1 신호전달방향에 있어서 동일한 k번째로 되고 제2 신호전달방향에 있어서 l-1단째로 된 논리게이트회로의 출력신호 또는 제1단째의 논리게이트회로에서는 입력클럭신호가 공급되고, 상기 논리게이트회로kl의 제2 입력단자에는 제1 신호전달방향에 있어서 1개 이전인 k-1번째로 되고 제2 신호전달방향에 있어서 동일한 l단째로 된 논리게이트회로의 제1 입력단자에 공급되는</ANY> <COMPONENT>입력신호</COMPONENT><RELATION_929>가 공급되고</RELATION_929>, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 6 | <ANY>제1 신호전달방향에 있어서 제1번째로 되고 제2 신호전달방향에 있어서 l번째로 되는 논리게이트회로의 제2 입력단자에는 제1 신호전달방향에 있어서 최종단으로 되고 상기 제2 신호전달방향에 있어서 그것보다 전단으로 된 논리게이트회로이고 그것에 있어서의 제1 입력단자에 공급되는 입력신호와 동상의 관계로 되는 제1 입력단자에 공급되는</ANY> <COMPONENT>입력신호</COMPONENT><RELATION_929>가 공급되고</RELATION_929>, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 7 | <ANY>상기 제2 신호전달방향에 있어서 제1단째로 되고 제1 신호전달방향에 있어서 제1번째로 된 논리게이트회로의 제1 및 제2 입력단자에는 버퍼회로를 구성하는 입력회로를 통과한 클럭신호가 공급되고, 제1 신호전달방향에 있어서 제2번째에서 최종번째까지의 각 논리게이트회로의 제1 입력단자에 공급되는 상기 입력클럭신호는 상기 버퍼회로를 구성하는 입력회로에 의해</ANY> <COMPONENT>상기 제1 신호전달방향</COMPONENT><RELATION_425812>에 있어서 순차 지연된</RELATION_425812> 것이고, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 8 | <ANY>상기 제2 신호전달방향에 있어서 적어도 여러단째이고 제1 신호전달방향으로 배열되는 여러개의 논리게이트회로의 출력단자에서 출력신호</ANY><RELATION_161>를 얻는</RELATION_161> <COMPONENT>상기 지연회로</COMPONENT>, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 9 | <ANY>상기 지연회로의 여러개의 출력신호 중 1개</ANY><RELATION_40>를 선택하는</RELATION_40> <COMPONENT>멀티플렉서</COMPONENT> 및 | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 27 | 10 | <ANY>상기 멀티플렉서를 제어해서</ANY> <COMPONENT>상기 내부클럭신호</COMPONENT><RELATION_448>를 출력시키는</RELATION_448> 제어회로<RELATION_SEP>로 이루어지는</RELATION_SEP> <PATENT_ITEM>것인 반도체 집적회로장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 31 | 1 | <ANY>기본클럭신호에서 지연된 제1 클럭신호를 받고 제1 시간분해능을 갖고 상기 제1 클럭신호</ANY><RELATION_7123>를 전파시키는</RELATION_7123> <COMPONENT>제1 지연회로</COMPONENT>, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 31 | 2 | <ANY>상기 제1 지연회로의 상기 시간분해능에 대응한 각 단의 지연신호의 에지와 상기 기본클럭신호의 제1 클럭에지를 비교해서 양 에지의 시간적 일치</ANY><RELATION_23>를 검출하는</RELATION_23> <COMPONENT>제1 에지검출회</COMPONENT>로, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 31 | 3 | <ANY>상기 제1 에지검출회로의 검출신호에 의해 제어되어 상기 제1 지연회로의 대응하는 지연단의 지연신호</ANY><RELATION_40>를 선택하는</RELATION_40> <COMPONENT>제1 멀티플렉서</COMPONENT>, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 31 | 4 | <ANY>상기 제1 멀티플렉서를 통해 얻은 제2 클럭신호를 받아 상기 제1 시간분해능보다 고정밀도의 제2 시간분해능을 갖고 상기 제2 클럭신호</ANY><RELATION_7123>를 전파시키는</RELATION_7123> <COMPONENT>제2 지연회로</COMPONENT>, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 31 | 5 | <ANY>상기 제2 지연회로의 상기 시간분해능에 대응한 각 단의 지연신호의 에지와 상기 기본클럭신호의 제2 클럭에지를 비교해서 양 에지의 시간적 일치</ANY><RELATION_23>를 검출하는</RELATION_23> <COMPONENT>제2 에지검출회로</COMPONENT> 및 | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 31 | 6 | <ANY>상기 제2 에지검출회로의 검출신호에 의해 제어되어 상기 제2 지연회로의 지연단에 대응하는 지연신호를 선택하는</ANY> <COMPONENT>제2 멀티플렉서</COMPONENT><RELATION_8>를 구비하고</RELATION_8>, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 31 | 7 | <ANY>상기 제2 멀티플렉서를 통해 얻은 제3 클럭신호에 따라서 상기 기본클럭신호 또는 상기 기본클럭신호에 대응하는 신호와 동기화된 내부클럭신호</ANY><RELATION_198817>를 형성해서 이루어지는</RELATION_198817> <COMPONENT>클럭동기회로</COMPONENT>로서, | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 31 | 8 | <COMPONENT>상기 제2 지연회로</COMPONENT>는 | 독립항-공개공보 | 가공데이터 |
| 1019980024789 | 31 | 9 | <ANY>제1 및 제2 입력단자에 입력되는 2개의 입력신호를 커플링시키는 임피던스소자가 상기 제1 및 제2 입력단자 사이에 마련되고, 상기 제1 및 제2 입력단자에 공급되는 입력신호에 따라서 출력신호를 형성하는</ANY> <COMPONENT>여러개의 논리게이트회로</COMPONENT><RELATION_8>를 구비하고</RELATION_8>, | 독립항-공개공보 | 가공데이터 |