원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019940008381 | 1 | 2 | <ANY>상기 베이스 지지체(4,5)는 연장된 챔버(10)를 그 안에 한정하는 하우징(5,8)를 형성하고, 길이 방향으로 이격된 단부의 부분(12)과 개방된</ANY> <COMPONENT>상부</COMPONENT><RELATION_25>를 가지며</RELATION_25> | 독립항-공개공보 | 가공데이터 |
| 1019940008381 | 1 | 3 | <ANY>상기 두개의 단속기 수용 단자(3)는 길이 방향으로 이격된</ANY> <COMPONENT>챔버의 단부 영역</COMPONENT><RELATION_33162>에 인접하게 위치되고</RELATION_33162> | 독립항-공개공보 | 가공데이터 |
| 1019940008381 | 1 | 4 | <ANY>적어도 하나의 각각의 단속기 수용 단자(3)뒤에 위치되어 한 단부벽 부분내에 보유되는 적어도 하나의 슬릿 블레이드 절연 관통 커넥터(11)</ANY><RELATION_412>가 제공되고</RELATION_412> | 독립항-공개공보 | 가공데이터 |
| 1019940008381 | 1 | 5 | <ANY>제거가능한 커버(27)가 채버(10)의 개방된</ANY> <COMPONENT>상부</COMPONENT><RELATION_8399>를 폐쇄하며</RELATION_8399> | 독립항-공개공보 | 가공데이터 |
| 1019940008381 | 1 | 6 | <ANY>유지수단(29)이 회로 단속기 요소(1)를 유지하기 위해 상기 제거가능한</ANY> <COMPONENT>커버(27)상</COMPONENT><RELATION_52>에 구비되는</RELATION_52> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>단속기 홀더</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019940009410 | 20 | 1 | <ANY>광학카메라와 표시패널과 다른 기기에 접속하기 위한 입출력포트(50)를 구비한 휴대용 텔레비전 전화장치(100)와, 전화회선과 접속하기 위한 변조복조부(14)와, 상기 휴대용 텔레비전 전화장치(100)와 접속하기 위한</ANY> <COMPONENT>입출력포트(52)</COMPONENT><RELATION_615559>를 구비하는 스테이션(150)으로 구성되는</RELATION_615559> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>텔레비전 전화시스템</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019940009701 | 39 | 1 | <ANY>각각 에미터, 베이스, 콜렉터를 갖춘 제1 및 제 2 트랜지스터와, 에미터, 베이스, 콜렉터를 갖추며, 그 베이스가 상기 제 1 트랜지스터의 콜렉터에 접속되고, 그 에미터가 출력단자를 이루는 제 3 트랜지스터, 상기 제 2 트랜지스터의 콜렉터와 상기 제 3 트랜지스터의 에미터에 접속된 제 1 저항성 소자, 에미터, 베이스, 콜렉터를 갖추며, 그 콜렉터가 상기 제 3 트랜지스터의 에미터에 접속되고, 그 베이스가 상기 제 2 트랜지스터의 콜렉터에 접속된 제 4 트랜지스터, 상기 제 3 트랜지스터의 콜렉터에 접속된 제 1 기준 전위, 상기 제 1 트랜지스터의 콜렉터 및 상기 제 1 기준 전위에 접속된 제 2 저항성 소자 및, 정전압신호를 발생시키며, 상기 제 4 트랜지스터의 에미터에 접속되고, 상기 제 3 트랜지스터가 도통상태로부터 비도통상태로 변화하는데 필요한 시간이 상기 제 4 트랜지스터가 도통상태로부터 비도통상태로 변화하는데 필요한 시간과 거의 같아지도록 제어되는 정전압원을 구비하고, 상기 제 1 트랜지스터의 에미터와 상기 제 2 트랜지스터의 에미터가 서로 접속되고, 상기 제 1 트랜지스터의 베이스가 제 1 노드를 이루며, 상기 제 2 트랜지스터의 베이스가 제</ANY> <COMPONENT>2 노드</COMPONENT><RELATION_2023>를 이루고 있는</RELATION_2023> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>집적회로</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 1 | 1 | <ANY>주표면</ANY><RELATION_15>을 가지는</RELATION_15> <COMPONENT>제1도전형의 반도체기판(1)</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 1 | 2 | <ANY>상기 반도체기판(1)의 상기 주표면</ANY><RELATION_4>에 형성된</RELATION_4> <COMPONENT>제2도전형의 불순물 영역(5a)</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 1 | 3 | <ANY>상기 반도체기판(1)의 상기 주표면에 형성되고, 상기 불순물 영역(5a)의 표면에 달하는 컨택트홀(17)</ANY><RELATION_15>을 가지는</RELATION_15> <COMPONENT>층간 절연막(15)</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 1 | 4 | <ANY>상기 컨택트홀(17)상의 부분을 제외한 상기 층간절연막(15)의 상면부상에만 형성되고, 제1전극(21)과, 상기 제1전극(21)상에 형성된 고유전율의 재료로 형성된 고유전체막(23)과, 상기 고유전체막(23)상에 형성된 제2전극(25)과</ANY><RELATION_15>를 가지는</RELATION_15> <COMPONENT>커패시터(20)</COMPONENT>와 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 1 | 5 | <ANY>적어도 상기 컨택트홀(17)에 형성되어 상기 제1 혹은</ANY> <COMPONENT>제2전극(21,25)과 상기 불순물 영역(5a)과</COMPONENT><RELATION_505>를 전기적으로 접속하는</RELATION_505> 도체부(18,19)와<RELATION_SEP>를 포함하는</RELATION_SEP> <PATENT_ITEM>반도체 기억장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 13 | 1 | <ANY>제1도전형의 반도체기판(1)의 주표면에 제2도전형의 불순물 영역(5a)</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 13 | 2 | <ANY>상기 반도체기판(1)의 상기 주표면에 층간 절연막(15b)</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 13 | 3 | <ANY>제1전극과, 고유전율을 가지는 재료로 구성된 고유전체막(23)을 상기 층간 절연막(15b)상에 순차적</ANY><RELATION_313>으로 형성하는</RELATION_313> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 13 | 4 | <ANY>상기 불순물 영역(5a)에 달하도록 상기 층간 절연막(15b)에 컨택트홀(17)</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 13 | 5 | <ANY>상기 컨택트홀(17)로부터 상기 고유전체막(23)의 표면에 달하도록</ANY> <COMPONENT>도체부(40)</COMPONENT><RELATION_20>를 형성하는</RELATION_20> 공정과<RELATION_SEP>를 포함하는</RELATION_SEP> <PATENT_ITEM>반도체 기억장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 9 | 1 | <ANY>주표면</ANY><RELATION_15>을 가지는</RELATION_15> <COMPONENT>제1도전형의 반도체기판(1)</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 9 | 2 | <ANY>채널형성영역과, 게이트 절연막(9)을 그사이에 게재하여 상기 채널형성영역상에 형성된 게이트전극(11b)과를 규정하는 상기 반도체기판(1)의 상기 주표면에 형성된 제2도전형의 제1,2불순물 영역(5a,5b)</ANY><RELATION_4>으로 형성된</RELATION_4> <COMPONENT>mos 트랜지스터(2a)</COMPONENT>와 | 독립항-공개공보 | 가공데이터 |
| 1019940014618 | 9 | 3 | <ANY>상기 반도체기판(1)의 상기 주표면상에 형성되어 상기 mos 트랜지스터(2a)를 커버하고, 상기 제1불순물 영역(5a)의 표면에 달하는 컨택트홀(17)</ANY><RELATION_15>을 가지는</RELATION_15> <COMPONENT>제1층간 절연막(15)</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |