원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019950025980 | 4 | 3 | <COMPONENT>상기 제2의 비트선쌍과 상기 입출력선쌍과의 사이</COMPONENT><RELATION_24>에 접속되는</RELATION_24> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 기억장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 44 | 1 | <ANY>복수의 메모리 블록(wl) : 복수의 행</ANY><RELATION_14>에 배치되는</RELATION_14> <COMPONENT>복수의 비트선쌍(sbl,/sbl)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 44 | 2 | <ANY>복수의 열</ANY><RELATION_14>에 배치되는</RELATION_14> <COMPONENT>복수의 메모리 셀(smc)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 44 | 3 | <ANY>상기 워드선과 상기 비트선쌍과의 어느것의 교점에 대응하여 배치되어 (a) 제2의 액세스 트랜지스터(t2) 상기 비트선쌍의 한편과 제2의 메모리 노드(m2)과의 사이에 접속되어 대응하는 워드선의 전위에 응답하여 온상태로 되는 (b) 제3의 액세스 트랜지스터(t3) 상기 비트선쌍의 다른편과 제3의 메모리 노드(m3)과의 사이에 접속되어 상기 대응하는 워드선의 전위에 응답하여 온상태로 되는 (c) 제1의 드라이버 트랜지스터(t4) 상기 제2의 메모리노드와 접지전위가 제공되는 접지노드과의 사이에 접속되어 상기 제2의 메모리 노드의 전위에 응답하여 온상태</ANY><RELATION_410436>로 되는 및, 셀플레이트</RELATION_410436> <COMPONENT>전극(426)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 44 | 4 | <ANY>상기 메모리 셀의 각각</ANY><RELATION_2>에 있어서</RELATION_2> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 44 | 5 | <ANY>상기 제2 및</ANY> <COMPONENT>제3의 메모리노드</COMPONENT><RELATION_7174>를 가리는</RELATION_7174> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 기억장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 42 | 1 | <ANY>복수의 메모리 블록(b1-bb) : 제1의 메모리 셀 어레이(da) 복수의 행 및 복수의 제1의 열에서 되는 매트릭스상으로 배치되어 각각이 제1의 액세스 속도를 가지는 복수의 제1의 메모리 셀(dmc)을 포함하는 제2의 메모리 셀 어레이(sa) 상기 제1의 메모리 셀 어레이와 그의 행이 연장하는 한편의 측에 인접하여 그의 행이 연장한 한편측에 인접하여 배치되어 상기 복수의 행 및 적어도 하나의 제2의 열에서 되는 매트릭스상으로 배치되어 각각이 상기 제1의 액세스 속도 보다도 빠른 제2의 액세스 속도를 가지는 복수의 제2의 메모리 셀을 포함하는 복수의 워드선(wl) 상기 복수의 행에 배치되어 각각이 대응하는 행에 배치된 제1 및 제2의 메모리 셀에 접속되는 복수의 제1의 비트선쌍(dbl,/dbl) 상기 복수의 제1의 열에 배치되어 각각이 대응하는 제1의 열에 배치된 제1의 메모리 셀에 접속되는 및, 제2의 비트선쌍(sbl,/sbl) 상기 제2의 열에 배치되어 그의 제2의 열에 배치된</ANY> <COMPONENT>제2의 메모리 셀</COMPONENT><RELATION_24>에 접속되는</RELATION_24> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 기억장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 1 | 1 | <ANY>워드선(wl) : 제1 및 제2의 비트선쌍(dbl,/dbl,/sbl,/sbl) : 상기 워드선</ANY><RELATION_410440>과 교차하여 배선되는</RELATION_410440> <COMPONENT>다이내믹 메모리셀(dmc)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 1 | 2 | <ANY>상기 워드선 및 상기 제1의 비트선쌍</ANY><RELATION_24>에 접속되는</RELATION_24> <COMPONENT>및, 스태틱 메모리(smc)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 1 | 3 | <ANY>상기 워드선 및 상기</ANY> <COMPONENT>제1의 비트선쌍</COMPONENT><RELATION_24>에 접속되는</RELATION_24> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 기억장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 43 | 1 | <ANY>복수의 메모리 블록(b1-bp) : 제1의 메모리 셀 어레이(da) 복수의 행 및 복수의 제1의 열에서 되는 매트릭스상으로 배치되어 각각이 제1의 액세스 속도를 가지는 복수의 제1의 메모리 셀(dmc)을 포함하는 제2의 메모리 셀 어레이(sa) 상기 제1의 메모리 셀 어레이와 그의 행이 연장하는 한편의 측에 인접하여 배치되어상기 복수의 행 중 기수행 및 적어도 하나의 제2의 열에서 되는 매트릭스상으로 배치되어 각각이 상기 제1의액세스 속도 보다도 뻐른 제2의 액세스 속도를 가지는 복수의 제2의 메모리 셀(smc)을 포함하는 제3의 메모리 셀 어레이(sa0) 상기 제1의 메모리 셀 어레이와 그의 행이 연장하는 다른편측에 인접하여 배치되어 상기 복수의행 중 우수행 및 적어도 하나의 제3의 열에서 되는 매트릭스상으로 배치되어 상기 제2의 액세스 속도를 가지는 복수의 제3의 메모리 셀(smc)을 포함하는 복수의 기수 워드선(wl1-wln-1) 상기 기수행에 배치되어 각각이 대응하는 기수행에 배치된 제1 및 제2의 메모리 셀에 접속되는 복수의 우수 워드선(wl2-wln) 상기 우수행에 배치되어 각각이 대응하는 우수행에 배치된 제1 및 제3의 메모리 셀에 접속되는 복수의 제1의 비트선쌍(dbl1,/dbl1-dblm,/dblm) 상기 복수의 제1의 열에 배치되어 각각이 대응하는 제1의 열에 배치된 제1의 메모리 셀에 접속되는 제2의 비트선쌍(sbl1,/sbl1-sblk,/sblk) 상기 제2의 열에 배치되어 그의 제2의 열에 배치되 제2의 메모리 셀에 접속되는 및, 제3의 비트선쌍(sbl01,/sbl10-sbl0k,/sbl0k) 상기 제3의 열에 배치되어 그의 제3의 열에 배치된</ANY> <COMPONENT>제3의 메모리 셀</COMPONENT><RELATION_24>에 접속되는</RELATION_24> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 기억장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 9 | 1 | <COMPONENT>복수의 제1의 메모리 셀 어레이(da)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 9 | 2 | <ANY>각각이 제1의 액세스 속도를 가지는 복수의 행 및 복수의 제1의 열에서 되는 매트릭스상으로 배치되어 복수의 제1의 메모리 셀</ANY><RELATION_410433>을 포함하는 제2의 메모리 셀</RELATION_410433> <COMPONENT>어레이(sa)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 9 | 3 | <ANY>상기 제1의 메모리 셀 어레이와 그의 행이 신장하는 한편측에 인접하여 배치되어 각각이 상기 제1의 액세스 속도보다도 빠른 제2의 액세스 속도를 가지는 상기 복수의 행 및 적어도 하나의 제2의 열에서 되는 매트릭스상으로 배치되어 복수의 제2의메모리 셀</ANY><RELATION_3>을 포함하는</RELATION_3> <COMPONENT>복수의 워드선(wl)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 9 | 4 | <ANY>상기의 행에 배치되어 각각이 대응하는 행에 배치된 제1 및 제2의 메모리 셀</ANY><RELATION_211>과 접속되는</RELATION_211> <COMPONENT>복수의 제1의 비트선상(dbl,/dbl)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 9 | 5 | <ANY>상기 복수의 제1의 열에 배치되어 각각이 대응하는 제1의메모리 셀</ANY><RELATION_24>에 접속되는</RELATION_24> <COMPONENT>및, 제2의 비트선쌍(sbl,/sbl)</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950025980 | 9 | 6 | <ANY>상기 제2의 열에 배치되어 그의 제2의 열에 배치된</ANY> <COMPONENT>제2의 메모리 셀</COMPONENT><RELATION_24>에 접속되는</RELATION_24> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 기억장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019950027876 | 1 | 1 | <ANY>다수의 도선을 가진 전기 케이블</ANY><RELATION_1>을 포함하며</RELATION_1> | 독립항-공개공보 | 가공데이터 |
| 1019950027876 | 1 | 2 | <ANY>다수의 콘텍을 포함하며 이들각각은 접속점에서 상기 다수의 도선중 각각의 하나와 접속되는</ANY> <COMPONENT>리드</COMPONENT><RELATION_25>를 가지며</RELATION_25> | 독립항-공개공보 | 가공데이터 |
| 1019950027876 | 1 | 3 | <ANY>상기접속점에 있는 상기 리드와 상기 도선주위에 몰드되는</ANY> <COMPONENT>절연성 커넥터 하우징</COMPONENT><RELATION_1>을 포함하며</RELATION_1> | 독립항-공개공보 | 가공데이터 |