원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019950027876 | 1 | 4 | <ANY>상기 커넥터 하우징이 상기 오가니저와 맞물림 결합상태로될 때 상기 콘택과 상기 커넥터의 한 부분을 수용할 수 있는 형태의 내부동공을 가진</ANY> <COMPONENT>절연성 오가나이저</COMPONENT><RELATION_410861>를 포함하는 전기어셈블리에 있어서</RELATION_410861> | 독립항-공개공보 | 가공데이터 |
| 1019950027876 | 1 | 5 | <ANY>상기 커넥터 하우징은 측벽에 리세스갖고</ANY> <COMPONENT>상기 리세스내에 제1개구</COMPONENT><RELATION_25>를 가지며</RELATION_25> | 독립항-공개공보 | 가공데이터 |
| 1019950027876 | 1 | 6 | <ANY>제2개구가 상기 리세스와 정렬되어 상기오가나이저의 제1벽에 형성되고</ANY> <COMPONENT>상기 커넥터 하우징의 상기동공</COMPONENT><RELATION_410859>과 교차하여 있으며</RELATION_410859> | 독립항-공개공보 | 가공데이터 |
| 1019950027876 | 1 | 7 | <ANY>상기 커넥터 하우징과 분리되어 있는 래치부재가 캐치와 상기 캐치로부터 뻗쳐지는 탄력빔과 상기빔의 단부에 있는 생크(shank)를 포함하며 상기 생크는 상기 제1개구로 뻗쳐져서 간섭적으로 끼워지며 상기 캐치가 부분적으로 상기 리세스내에 있고 상기제2개구에 인접한 상기 제1벽과 래칭되어 맞물리도록 배열되어서 상기 커넥터 하우징이 상기 오가나이저와</ANY> <COMPONENT>맞물림 결합 상태</COMPONENT><RELATION_684>로 유지되는</RELATION_684> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>전기어셈블리</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019950030337 | 1 | 1 | <ANY>반도체 메모리 장치의</ANY> <PATENT_ITEM>출력버퍼회로</PATENT_ITEM><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019950030337 | 1 | 2 | <ANY>외부 칩인에이블 신호에 따라 저전압 동작시에는 하이레벨을 출력하고, 고전압 동작시에는 로우레벨을 출력하는 동작전압 감지회로부와, 상기 동작전압 감지회로부로 부터 발생되는 신호를 제1외부신호에 의해 제어되고 출력은 입출력 패드로 전달하는 제1, 2보조 입출력 드라이버 제어회로부와, 상기 제1외부신호를 인가받아 입출력 패드로 반전된</ANY> <COMPONENT>출력</COMPONENT><RELATION_410207>을 전달하는 입출력 드라이버 제어회로부를</RELATION_410207> 구비함<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>출력버퍼회로</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019950031008 | 4 | 1 | <ANY>제1도전형의 반도체 기판 전면에 제2도전층과 제1도전층</ANY><RELATION_4335>을 순차적으로 형성하는</RELATION_4335> <COMPONENT>단계</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950031008 | 4 | 2 | <ANY>상기 제1도전층위에 제1포토레지스트패턴을 형성하고 이를 식각마스크로하여 상기 제1도전층 일부를 식각하여 제1도전층의 요철(凸)패턴</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>단계</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950031008 | 4 | 3 | <ANY>상기 제1포토레지스트패턴을 제거하고 상기 제1도전층의 요철패턴위에 제2포토레지스트패턴을 형성한 후, 이를 식각마스크로하여 상기 제1도전층과 제2도전층 일부를 식각하여 제1도전층의 요철(凸)패턴</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>단계</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950031008 | 4 | 4 | <ANY>상기 제2 포토레지스트패턴을 제고하고 상기 제1 및 제2도정층의 패턴위에 제3 포토레지스트패턴을 형성한 후, 이를 식각마스크로하여 반도체 기판의 일부를 식각하여 반도체 기판의 요철(凸)패턴</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>단계</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950031008 | 4 | 5 | <ANY>상기 결과물의 표면에 산화막</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>단계</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950031008 | 4 | 6 | <ANY>상기 산화막 위에 제3도전층을 형성한 후, 상기 제3도전층을 식각하여 제1도전층패턴 요철돌출부의 측벽에 제1게이트전극과 제2도전층패턴과 기판의 측벽에 제2게이트전극</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>단게</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019950031008 | 4 | 7 | <ANY>상기 제1도전층의 요철돌출부와 그 측벽</ANY><RELATION_SEP>에 형성된</RELATION_SEP> 제1게이트전극만노출시키는 제4포토레지스트패턴을 형성한 후, 상기 제4포토레지스트패턴을 이온주입마스크로하여 제1불순물을 주입하여 제1소오스/드레인을 형성하는 단계; 방법 | 독립항-공개공보 | 가공데이터 |
| 1019950031792 | 4 | 1 | <ANY>p채널 mos트랜지스터(q1)와 n채널 mos트랜지스터(q2)로 이루어진 cmos인버터와 이 인버터의 출력단에 게이트가 연결된 바이폴라트랜지스터(q3)를 포함하는 반도체장치</ANY><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019950031792 | 4 | 2 | <ANY>반도체기판(1)상에, 활성영역(2)과 비활성영역인 소자격리영역(3)</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019950031792 | 4 | 3 | <ANY>소정 패턴의 게이트산화막(4)</ANY><RELATION_410695>을 상기 활성영역(2)상에 형성하는</RELATION_410695> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019950031792 | 4 | 4 | <ANY>상기 게이트산화막(4)상에 게이트전극(5)을 형성한 다음 이 게이트전극(5)양단에 측벽스페이서</ANY> <RELATION_622759>를 형성하는</RELATION_622759> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019950031792 | 4 | 5 | <ANY>감광막을 이용하는 사진/식각범범을 사용하여 p+ 소오스/드레인 영역(6, 7)과 n+ 고농도층(8)</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019950031792 | 4 | 6 | <ANY>이어 제1절연막(9)을 그 위에 도포한 다음 상기 제1절연막(9)을 선택적으로 제거하여 p채널 mos트랜지스터지스터의 콘택홀(10)</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019950031792 | 4 | 7 | <ANY>상기 콘택홀(10)내에 충전하면서 소정패턴의 폴리실리콘막(11)</ANY><RELATION_20>을 형성하는</RELATION_20> <COMPONENT>공정</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |