원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019990049354 | 19 | 4 | <ANY>상기 제1 배선층과 제2 배선층을 전기적으로 접속하기 위해 상기 중간층중</ANY><RELATION_4>에 형성되는</RELATION_4> <COMPONENT>컨택트 홀</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 19 | 5 | <RELATION_1>을 포함하며</RELATION_1>, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 19 | 6 | <ANY>상기 기판면 상에 xy 평면</ANY><RELATION_38093>을 가정한</RELATION_38093> <COMPONENT>경우</COMPONENT>, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 19 | 7 | <ANY>상기 제1 배선층과 컨택트 홀과의 접촉 부분의 상기 xy 평면에의 사영의 형상과, 상기 제2 배선층과 컨택트 홀과의 접촉 부분의 상기 xy 평면에의 사영의 형상이, 오버랩하지 않은</ANY> <COMPONENT>부분</COMPONENT><RELATION_377>을 구비하여 이루어지는</RELATION_377> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 집적 회로 장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 1 | 1 | <ANY>n 형 웰중에 형성되는 pmos 트랜지스터와, p 형 웰중에 형성되는 nmos 트랜지스터로 형성되고, 상기 pmos 트랜지스터와 상기 nmos 트랜지스터의 게이트 및 확산층과, 제1층째의 금속 배선층을 연결하는 컨택트 홀이 있고, 상기 컨택트 홀에는 도전체가 매립되는 반도체 집적 회로</ANY><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE>, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 1 | 2 | <COMPONENT>상기 컨택트 홀의 평면 형상</COMPONENT><RELATION_432604>이 적어도 2종류이상 존재하는</RELATION_432604> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 집적 회로 장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 32 | 1 | <ANY>기판</ANY><RELATION_4>에 형성되는</RELATION_4> <COMPONENT>mis 트랜지스터</COMPONENT>와, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 32 | 2 | <ANY>데이타</ANY><RELATION_92>를 저장하기 위한</RELATION_92> <COMPONENT>메모리 셀</COMPONENT>과, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 32 | 3 | <ANY>텅스텐</ANY><RELATION_1476>을 주성분으로 하는</RELATION_1476> <COMPONENT>제1 배선층</COMPONENT>과, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 32 | 4 | <ANY>구리</ANY><RELATION_1476>를 주성분으로 하는</RELATION_1476> <COMPONENT>제2 배선층</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 32 | 5 | <RELATION_1>을 포함하며</RELATION_1>, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 32 | 6 | <ANY>상기 mis 트랜지스터의 소스·드레인 경로에 접속되는 전원 배선 중 적어도 일부가 상기</ANY> <COMPONENT>제2 배선층</COMPONENT><RELATION_38>으로 구성되고</RELATION_38>, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 32 | 7 | <ANY>상기 mis 트랜지스터의 기판 전위를 제어하는 기판 전위 배선 중 적어도 일부가 상기</ANY> <COMPONENT>제1 배선층</COMPONENT><RELATION_38>으로 구성되며</RELATION_38>, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 32 | 8 | <ANY>상기 메모리 셀에의 입력 또는 출력 데이타 신호를 전송하는 비트선 중 적어도 일부가 상기</ANY> <COMPONENT>제1 배선층</COMPONENT><RELATION_27>으로 구성되는</RELATION_27> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 집적 회로 장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 33 | 1 | <ANY>기판</ANY><RELATION_4>에 형성되는</RELATION_4> <COMPONENT>mis 트랜지스터</COMPONENT>와, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 33 | 2 | <ANY>데이타</ANY><RELATION_92>를 저장하기 위한</RELATION_92> <COMPONENT>메모리 셀</COMPONENT>과, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 33 | 3 | <ANY>상기 기판 상에 형성되는 텅스텐</ANY><RELATION_1476>을 주성분으로 하는</RELATION_1476> <COMPONENT>제1 금속 배선층</COMPONENT>과, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 33 | 4 | <ANY>상기 제1 금속 배선층 상에 형성되는 구리</ANY><RELATION_1476>를 주성분으로 하는</RELATION_1476> <COMPONENT>제2 금속 배선층</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 33 | 5 | <RELATION_1>을 포함하며</RELATION_1>, | 독립항-공개공보 | 가공데이터 |
| 1019990049354 | 33 | 6 | <ANY>상기 mis 트랜지스터의 소스·드레인 경로에 접속되는 전원 배선 중 적어도 일부가 상기</ANY> <COMPONENT>제2 금속 배선층</COMPONENT><RELATION_38>으로 구성되고</RELATION_38>, | 독립항-공개공보 | 가공데이터 |