원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019930702920 | 65 | 3 | <ANY>앤캡슐란트가 상기 상부면과 그의 적어도 한 측면을 포함하는 상기 집적 회로 칩들을 둘러 싸고 상기 기판의 편평 상부면위로 구비되는 인접하는 집적회로 칩들의 사이의 모든 공간을 완전히 충전하며, 상기 집적회로칩의 상단위의 상부면을 가지며 그안에 다수의 경유개구를 가지는 앤캡슐란트, 상기 개구는 상기 접속 페드의 적어도</ANY> <COMPONENT>약간</COMPONENT><RELATION_406897>과 정열하고</RELATION_406897> | 독립항-공개공보 | 가공데이터 |
| 1019930702920 | 65 | 4 | <ANY>그리고 상기 다수의 경유 개구의 적어도 약간과 상기 앤캡슐제의 상부면위에 상호 연결 도체의 패턴이 배치되어 적어도 약간의 상기 다수의 경유개구사이에 연장되어 상기 개구를 거쳐 적어도 약간의 상기 상호 연결 페드로 직접 전기접속 되고, 여기에서 다수의 직접적으로 상호접속되는 집적회로칩을 가지는 단일 모듈이 제조되고, 상기 접속도체의 패턴은 적어도</ANY> <COMPONENT>하나의 연결 페드</COMPONENT><RELATION_8>를 구비하며</RELATION_8> | 독립항-공개공보 | 가공데이터 |
| 1019930702920 | 65 | 5 | <ANY>다수의 통하는 개구를 가지는 전기 절연 커버판</ANY><RELATION_3>을 포함하는</RELATION_3> <COMPONENT>뚜껑</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019930702920 | 65 | 6 | <ANY>상기 커버판 개구에 허미틱밀봉</ANY><RELATION_14>으로 배치되는</RELATION_14> <COMPONENT>도전성 플러그</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019930702920 | 65 | 7 | <ANY>상기 커버판의 도전성 플러그의 적어도 하나와 상기 접속 도체의 패턴의 적어도 하나의 상기 접속패드와의 전기연결용 수단;</ANY><RELATION_3>을 포함하는</RELATION_3> <COMPONENT>멀티칩 모듈</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019930702920 | 65 | 8 | <ANY>그리고 상호 연결도체 패턴의 상기 적어도 하나의 연결페드와 전기 접촉의 적어도 하나의 도전 프러그를 상기 단일 멀티칩 모듈에 대하여</ANY> <COMPONENT>상기 뚜껑</COMPONENT><RELATION_624319>을 허미틱씰링을 위한</RELATION_624319> 수단<RELATION_SEP>으로 구성되는</RELATION_SEP> <PATENT_ITEM>허미틱 패키지 멀티칩 집적회로 모듈</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019940001015 | 27 | 1 | <ANY>데이터 입력단자와, 데이터 출력단자와,</ANY> <COMPONENT>복수의 제1전원 단자와, 복수의 제2전원 단자</COMPONENT><RELATION_SEP>를 포함하는</RELATION_SEP> <PATENT_ITEM>복수의 외부 단자와, 입력 인터페이스 데이터 출력과 상기 데이터 입력터미널에 직접 접속되는 입력을 가지는 입력 인터페이스 회로와, 상기 입력 인터페이스 데이투 출력에 접속되는 입력과 처리된 데이터 출력을 가지는 내부 데이터 처리회로와, 상기 처리된 데이터 출력에 접속된 데이터 입력과 상기 데이터 출력단자에 직접 접속되는 데이터 출력을 가지는 인터페이스 회로와를 구비하고, 상기 인터페이스 회로는 cmos 레벨 출력 제1회로에 대한 cmos 레벨 입력과 fcl 레벨 출력 제2회로에 대한 cmos 레벨 출력을 가지며, 상기 데이터 입력과 상기 출력 인터페이스 회로의 출력사이에서 상기 제1 및 제2회로의 하나를 영구적으로 인에이블 할 수 있고, 상기 제1 및 제2회로의 다른 하나를 영구적으로 인에이블 할 수 있도록 소거하여 프로그램 가능한 회로를 가지도록 한 단일칩 cmos lsi</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019940001056 | 1 | 1 | <ANY>상용 교류전원을 직류전압으로 정류하고, 이 정류된 직류전압을 스위칭함으로서 공진기를 통해 램프에 전력을 공급하는 주전력 회로부를 구비한 전자식 안정기의</ANY> <PATENT_ITEM>램프상태 감지회로</PATENT_ITEM><RELATION_PRE><RELATION_2>에 있어서</RELATION_2></RELATION_PRE> | 독립항-공개공보 | 가공데이터 |
| 1019940001056 | 1 | 2 | <ANY>상기 램프가 예열시간을 거친 다음 방전되어 정상상태로 되면 조광모드로 전환되도록 제어하기 위한 복수의 제어신호</ANY><RELATION_31>를 발생하는</RELATION_31> <COMPONENT>램프 제어부와</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940001056 | 1 | 3 | <ANY>상기 주전력 회로부로 부터의 램프상태 감지신호에 의거하여 상기 램프의 장착유무</ANY><RELATION_357>를 감지하기 위한</RELATION_357> <COMPONENT>램프장착 검출부와</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940001056 | 1 | 4 | <ANY>상기 주전력 회로부로 부터의 램프상태 감지신호에 의거하여 여러가지 상황에 대한 상기 램프의 점등을 검출하고 상기 램프의 수명</ANY><RELATION_357>을 감지하기 위한</RELATION_357> <COMPONENT>램프 점등/수명 검출부와</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940001056 | 1 | 5 | <ANY>상기 램프 제어부와 램프장착 검출부로 부터의 제어신호에 따라 상기 램프교환시의 손 떨림에 의한 시스템의 오동작</ANY><RELATION_427>을 방지하기 위한</RELATION_427> <COMPONENT>해디프리 회로부와</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940001056 | 1 | 6 | <ANY>상기 램프장착 검출부, 램프 점등/수명 검출부 및 핸디프리 회로부로 부터의 출력신호에 의거하여 상기 램프의 상태에 따라 시스템을 제어하기 위한</ANY> <COMPONENT>제어신호</COMPONENT><RELATION_31>를 발생하는</RELATION_31> 셧다운 회로부<RELATION_SEP>로 이루어진</RELATION_SEP> <PATENT_ITEM>램프상태 감지회로</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019940003969 | 1 | 1 | <ANY>셀 어레이부와 주변회로부</ANY><RELATION_883>로 구분된</RELATION_883> <COMPONENT>반도체기판</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940003969 | 1 | 2 | <ANY>상기 반도체기판의 셀 어레이부 내에 일정한 간격을 두고 형성된 소오스 및 드레인과, 상기 소오스와 드레인 사이에 게이트절연막을 개재하여 형성된 게이트를 갖는 제1트랜지스터, 및 상기 기판의 주변회로부</ANY><RELATION_4>에 형성된</RELATION_4> <COMPONENT>제2트랜지스터</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940003969 | 1 | 3 | <ANY>상기 결과물 전면에 형성되고, 상기 제1트랜지스터의 게이트를 노출시키는 제1콘택홀, 및 상기 제2트랜지스터의 게이트, 소오스 및 드레인을 각각 노출시키는 제2콘택홀들</ANY><RELATION_5>을 갖는</RELATION_5> <COMPONENT>제1절연막</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940003969 | 1 | 4 | <ANY>상기 제1절연막 상에 형성되고, 상기 제1콘택홀을 통해 상기 제1트랜지스터의 게이트에 접속되는 제1금속물질의 제1패턴층, 및 상기 제2콘택홀을 통해 상기 제2트랜지스터의 게이트, 소오스 및 드레인</ANY><RELATION_479>에 각각 접속되는</RELATION_479> <COMPONENT>제1금속물질의 제2패턴층들</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940003969 | 1 | 5 | <ANY>상기 결과물 전면</ANY><RELATION_4>에 형성되는</RELATION_4> <COMPONENT>제2절연막</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940003969 | 1 | 6 | <ANY>상기 제2절연막 상에 형성되고, 상기 제1트랜지스터의 소오스영역에 접속되는 스토리지전극 및 상기 스토리지전극 상에 유전체막을 개재하여 형성된 플레이트전극</ANY><RELATION_5>을 갖는</RELATION_5> <COMPONENT>커패시터</COMPONENT> | 독립항-공개공보 | 가공데이터 |
| 1019940003969 | 1 | 7 | <ANY>상기 결과물 전면</ANY><RELATION_4>에 형성되는</RELATION_4> <COMPONENT>제3절연막</COMPONENT> | 독립항-공개공보 | 가공데이터 |